

Fundamentos de Computadores

1º curso del Grado en Ingeniería Informática

Tema 6

Estructuras combinatoriales programables



*Departamento de Ingeniería Electrónica,
de Sistemas Informáticos y Automática*

Tema 6. Estructuras combinacionales programables


Introducción a la lógica programable

Dispositivos combinacionales programables

Un sistema combinacional programable puede definirse como aquel cuya tabla de verdad puede ser cambiada, sin necesidad de modificar el cableado entre los elementos que lo constituyen.

Los **dispositivos combinacionales programables** incorporan en su interior una matriz lógica genérica, que permite ser programada con objeto de conseguir que el circuito realice las funciones que se desee.

La estructura programable principal suele consistir en una estructura combinacional que permite implementar con facilidad funciones en forma de suma de productos. Esta estructura está constituida por una matriz de puertas AND (a cuyas entradas se conectan las n entradas del dispositivo, tanto en forma directa como complementadas) seguida de una segunda matriz, integrada en el caso más general por puertas OR.




Tema 6. Estructuras combinacionales programables


Introducción a la lógica programable

Dispositivos combinacionales programables

Estas matrices programables suelen incorporar **fusibles**, que el usuario puede eliminar o dejar intactos durante el proceso de programación para generar la lógica deseada.



Para simplificar la representación de estas estructuras, las diferentes entradas de las puertas AND se representan mediante una sola línea, denominada **línea producto**. En la siguiente figura se muestra la disposición de los diferentes fusibles en la línea producto, así como la representación gráfica reducida, donde los fusibles intactos se representan mediante aspas (X) y los fusibles eliminados durante la programación mediante la ausencia de estos símbolos en las intersecciones correspondientes.



Estos fusibles pueden ser implementados en diferentes tecnologías, pudiendo en ocasiones ser regenerados tras su eliminación, lo cual permite en estos casos volver a programar el dispositivo para realizar otras funciones lógicas diferentes.

Tema 6. Estructuras combinacionales programables

Introducción a la lógica programable

Los **sistemas combinacionales programables universales** son aquellos dispositivos combinacionales programables que permiten la implementación de cualquier función lógica. Se dividen en dos tipos:

- **Sistemas combinacionales programables incompletos:** Estos dispositivos no permiten implementar de manera individual todos los minitérminos del conjunto de variables de entrada (2^n).
 - Pertenecen a este grupo los dispositivos de arquitectura PLA y PAL.
 - Las funciones a realizar se suelen simplificar antes de ser implementadas en estos circuitos, lo cual permite, en ocasiones, el empleo de dispositivos de menor tamaño.

Según la forma en que se realiza la conexión entre las puertas AND y las OR en el interior del dispositivo, pueden considerarse dos tipos de arquitecturas de sistemas combinacionales programables incompletos:

- **Matriz lógica programable o PLA (*Programmable Logic Array*):** En estos dispositivos tanto la matriz de puertas AND como la matriz de puertas OR son programables.
- **Matriz lógica "Y" programable o PAL (*Programmable Array Logic*):** En estos dispositivos sólo es programable la matriz de puertas AND. Por el contrario, en la matriz de puertas OR las entradas de cada puerta van conectadas de forma fija a las salidas de un conjunto de puertas AND. Así pues, las puertas AND que incorpora el circuito se reparten (por lo general de forma equitativa) entre las diferentes puertas OR.
- **Sistemas combinacionales programables completos:** Estos dispositivos permiten implementar todos los minitérminos del conjunto de variables de entrada.
 - Pertenecen a este grupo las memorias de acceso aleatorio de sólo lectura (PROM).
 - En estos dispositivos tanto sólo es programable la matriz de puertas OR, mientras que en la matriz AND las puertas están adecuadamente interconectadas mediante conexiones fijas (•) para constituir un decodificador.

Hoy en día, los dispositivos programables suelen ser de tipo secuencial, estando algunos de ellos basados en la arquitectura **AND-OR** descrita anteriormente, a la que se añaden elementos de tipo secuencial tales como **biestables**. Estos dispositivos permiten implementar tanto sistemas secuenciales como sistemas combinacionales.



Tema 6. Estructuras combinacionales programables

Estructuras PLA

Una **matriz lógica programable** o **PLA** es una estructura constituida por una matriz de n' puertas AND (donde $n' < 2^n$, siendo n el número de entradas del dispositivo) y una matriz de m puertas OR, ambas programables.

- Cada una de las puertas **AND** posee **2 x n** entradas, conectadas a cada variable de entrada de la PLA y a su complemento a través de conexiones que pueden ser eliminadas durante el proceso de programación.
- Cada puerta **OR** posee tantas entradas como puertas AND existen en el circuito (n'), que se conectan a las salidas de éstas mediante conexiones igualmente suprimibles.
- El tamaño de una PLA se representa según el formato **n x n' x m**, donde n es el número de entradas, n' el número de términos producto y m el número de salidas.

A continuación se muestra la estructura interna general y el símbolo lógico de una arquitectura PLA con n entradas, n' términos producto y m salidas.



Tema 6. Estructuras combinacionales programables

Estructuras PLA

Ejemplo de diseño mediante una PLA (sin simplificar las funciones)


Implementar mediante una PLA el sistema combinacional formado por las siguientes funciones:

$$F_1(C, B, A) = \sum_3(2, 3, 7)$$


$$F_2(C, B, A) = \sum_3(3, 5, 7)$$

La PLA de tamaño mínimo necesaria para la implementación de esta multifunción, deberá tener tres entradas (**número de entradas del sistema**), cuatro términos producto (**número de términos producto distintos del sistema**) y dos salidas (**número de salidas del sistema**).

A continuación se representan la estructura interna de una PLA con el tamaño tamaño mínimo necesario para implementar el sistema una vez programada, la tabla de programación de la misma y el diagrama lógico del circuito.



AND	I_2	I_1	I_0	O_1	O_0
1	L	H	L	•	A
2	L	H	H	A	A
3	H	L	H	A	•
4	H	H	H	A	A
VAR	C	B	A	F_2	F_1



Tema 6. Estructuras combinacionales programables

Estructuras PLA

Ejemplo de diseño mediante una PLA (simplificando las funciones)


Una forma de reducir el tamaño del circuito necesario consiste en simplificar previamente las funciones.

Al minimizar las funciones del sistema anterior se obtienen las siguientes expresiones:


$$F_1(C, B, A) = \bar{C}B + BA$$

$$F_2(C, B, A) = BA + CA$$

A continuación se representan la estructura interna de una PLA con el tamaño mínimo necesario para implementar el sistema en este caso una vez programada, la tabla de programación de la misma y el diagrama lógico del circuito.



AND	I ₂	I ₁	I ₀	O ₁	O ₀
1	L	H	-	•	A
2	-	H	H	A	A
3	H	-	H	A	•
VAR	C	B	A	F ₂	F ₁



Como puede observarse, la simplificación de las funciones permite implementar el sistema con una PLA de tamaño **3 x 3 x 2**, cuando anteriormente se necesitaba un dispositivo de tamaño mínimo igual a **3 x 4 x 2**.


Tema 6. Estructuras combinacionales programables

Estructuras PAL

Una **matriz lógica «Y» programable** o **PAL** es una estructura constituida por una matriz programable de n' puertas AND y una matriz no programable de m puertas OR.

- Cada una de las n' puertas **AND** posee **2 x n** entradas, conectadas a cada variable de entrada de la PAL y a su complemento a través de conexiones que pueden ser eliminadas durante el proceso de programación.
- Las salidas de las n' puertas AND de la matriz anterior van conectadas de forma fija a las entradas de las m puertas **OR** del circuito. Normalmente, las puertas AND se reparten de forma equitativa entre las puertas OR.
- El tamaño de una PAL se representa según el formato **n x n' x m**, donde n es el número de entradas, n' el número de términos producto y m el número de salidas.

A continuación se muestra la estructura interna general y el símbolo lógico de una arquitectura PAL con n entradas, 4 términos producto y 2 salidas.



Tema 6. Estructuras combinacionales programables

Estructuras PAL

Ejemplo de diseño mediante una PAL (sin simplificar las funciones)


Implementar mediante una PAL el sistema combinacional formado por las siguientes funciones:

$$F_1(C, B, A) = \sum_3(2, 3, 7)$$


$$F_2(C, B, A) = \sum_3(3, 5, 7)$$

La PAL de tamaño mínimo necesaria para la implementación de esta multifunción, deberá tener tres entradas (**número de entradas del sistema**), seis términos producto (**número de términos producto de la función con más términos producto multiplicado por el número de funciones de salida**) y dos salidas (**número de salidas del sistema**).

A continuación se representan la estructura interna de una PAL con el tamaño tamaño mínimo necesario para implementar el sistema una vez programada, la tabla de programación de la misma y el diagrama lógico del circuito.



AND	I_2	I_1	I_0	O_1	O_0
1	L	H	H	A	-
2	H	L	H	A	-
3	H	H	H	A	-
4	L	H	L	-	A
5	L	H	H	-	A
6	H	H	H	-	A
VAR	C	B	A	F_2	F_1



Tema 6. Estructuras combinacionales programables

Estructuras PAL


Ejemplo de diseño mediante una PAL (simplificando las funciones)

Como sucedía anteriormente con la PLA, una forma de reducir el tamaño de la PAL necesaria para implementar el sistema consiste en simplificar previamente las funciones, obteniéndose las siguientes expresiones:


$$F_1(C, B, A) = \bar{C}B + BA$$

$$F_2(C, B, A) = BA + CA$$

A continuación se representan la estructura interna de una PAL con el tamaño mínimo necesario para implementar el sistema en este caso una vez programada, la tabla de programación de la misma y el diagrama lógico del circuito.



AND	I ₂	I ₁	I ₀	O ₁	O ₀
1	-	H	H	A	-
2	H	-	H	A	-
3	L	H	-	-	A
4	-	H	H	-	A
VAR	C	B	A	F ₂	F ₁



Como puede observarse, la simplificación de las funciones permite implementar el sistema con una PAL de tamaño 3 x 4 x 2, cuando anteriormente se necesitaba un dispositivo de tamaño mínimo igual a 3 x 6 x 2.

Tema 6. Estructuras combinacionales programables

Estructuras PAL


Ejemplo de dispositivo real: PAL18P8

Como ejemplo de arquitectura PAL, en la figura se muestra la estructura interna del dispositivo PAL18P8.

Como puede observarse, en este dispositivo sólo se puede programar la matriz AND, mientras que la matriz OR posee conexiones fijas (8 puertas AND por cada salida).

Además, este dispositivo está dotado de recursos adicionales que permiten, por ejemplo, configurar los terminales **B0 - B7** como entradas o como salidas, o negar las salidas, según se necesite.

Ejercicio: Describa en qué forma una salida puede convertirse en una entrada en este dispositivo.




Tema 6. Estructuras combinacionales programables

Memorias PROM

Las estructuras **ROM** (*Read Only Memory*), o memorias de sólo lectura, son sistemas combinacionales programables completos, debido a que implementan internamente todos los términos producto de su conjunto de variables de entrada.

Existen diferentes tipos de memorias ROM, cuyas características se describen brevemente a continuación:

- **ROM (*Read Only Memory*)**: Programables industrialmente mediante máscara.
- **PROM (*Programmable Read Only Memory*)**: Programables por el usuario mediante un programador ROM conectado a un ordenador personal.
- **EPROM (*Erasable Programmable Read Only Memory*)**: Programables mediante impulsos eléctricos y borrables mediante luz ultravioleta. Disponen de una pequeña “ventana” en el encapsulado que permite la aplicación al chip de radiación ultravioleta.



- **EEPROM (*Electrically Erasable Programmable Read Only Memory*)**: Programables y borrables mediante impulsos eléctricos. Esto posibilita que la memoria pueda ser tanto programada como borrada en el propio circuito impreso donde se encuentra soldada.
- **NAND Flash**: Utilizan un tipo de tecnología de almacenamiento no volátil que no requiere una fuente de energía para retener los datos. Son muy utilizadas en memorias SD, discos SSD (*Solid State Drive*) y pendrives USB, debido a que permiten almacenar grandes cantidades de datos a muy bajo coste.



Tema 6. Estructuras combinacionales programables

Memorias PROM

En lo sucesivo, nos ocuparemos exclusivamente del estudio de las memorias PROM.

Como ocurre con las PLAs y con las PALs, estos dispositivos se basan en una estructura AND - OR, pero en este caso la matriz de puertas AND es la que posee conexiones fijas (constituyendo lo que se conoce como decodificador de direcciones de la memoria), mientras que la matriz de puertas OR es la programable.

Las entradas de la matriz de puertas AND se denominan **líneas de dirección de la memoria** y se denotan con la letra A de *address* (dirección en inglés) acompañada de un subíndice. A la línea de menos peso se le asigna siempre el subíndice 0. Así, en una memoria PROM con n líneas de dirección, la combinación de entrada se denotará de la forma $A_{n-1} \dots A_3 A_2 A_1 A_0$, y el decodificador de direcciones poseerá 2^n salidas.

Las puertas OR de la segunda matriz poseen 2^n entradas, que están conectadas a cada una de las salidas del decodificador de direcciones mediante conexiones programables, que pueden ser eliminadas durante el proceso de programación. El estado de esas conexiones (intactas o fundidas) en las entradas correspondientes de cada una de las puertas OR, con respecto a la salida del decodificador de direcciones seleccionada por la dirección aplicada a las líneas de dirección en un momento dado, es lo que define el contenido de la **posición de memoria** asociada a esa combinación de entrada.

Cada combinación de las líneas de dirección activa una de las salidas del decodificador de direcciones, y como cada salida de dicho decodificador selecciona una de las posiciones de memoria, una memoria con n **líneas de dirección** posee **2^n posiciones de memoria**.


Por otro lado, el **ancho de palabra** de la memoria viene definido por el número de puertas de la matriz de puertas OR, de manera que una PROM con 8 puertas en su matriz de puertas OR tendrá un ancho de palabra de 8 bits, lo cual significa que cada posición de la memoria almacena una combinación binaria de 8 bits (1 byte).

Con todo ello, el tamaño de una memoria PROM se especifica mediante el producto del número de posiciones de la misma por su ancho de palabra, por lo que el tamaño de una memoria con n líneas de dirección y m puertas en su matriz de puertas OR se especifica de la siguiente forma: **$2^n \times m$** .

Tema 6. Estructuras combinacionales programables

Memorias PROM

Además de la líneas de dirección, las memorias PROM poseen una serie de entradas de control adicionales, que permiten la selección del chip, la activación de las salidas, la habilitación de la programación, etc.




Para leer el contenido de una posición de una memoria PROM, además de aplicar los niveles adecuados a las diferentes entradas de control, se debe aplicar a las líneas de dirección la combinación binaria correspondiente a dicha posición. Una vez hecho esto, en las salidas de datos de la memoria aparece (tras un cierto tiempo de retardo) la información programada en esa posición de memoria.

Durante la operación de lectura, las memorias PROM se comportan como un sistema combinacional, en el cual, las variables de entrada se aplican a las líneas de dirección de la memoria, mientras que las salidas del circuito se conectan a las líneas de salida del dispositivo.

Memorias PROM

En las figuras siguientes se muestra la estructura interna y el símbolo lógico de una sencilla memoria PROM de tamaño **8 x 2**.



Como puede observarse:

- La matriz de puertas AND es una matriz fija (con conexiones no programables representadas por ●) que se comporta como un decodificador de 3 a 8 líneas, generando los 8 términos mínimos ($\mathbf{m_0 - m_7}$) correspondientes a una combinación de 3 entradas binarias.
- Tiene 3 entradas de direccionamiento ($\mathbf{A_2A_1A_0}$). Esto implica que la memoria posee un total de 8 palabras ($\mathbf{2^3}$).
- Al tener 2 puertas OR, y por tanto 2 salidas ($\mathbf{Q_1Q_0}$), la memoria posee un ancho de palabra de 2 bits.
- **El tamaño de la memoria** es por tanto de **8 x 2** (8 posiciones de memoria de dos bits cada una).
- La única estructura programable es la matriz de puertas OR, donde las conexiones programables se representan mediante X.

Tema 6. Estructuras combinacionales programables

Memorias PROM

Para implementar un sistema combinacional mediante una PROM **las funciones no se simplifican**, siendo necesaria una memoria con tantas líneas de dirección como entradas tenga el circuito a implementar y tantas salidas como salidas posea éste.


A continuación se muestra el modo de implementar mediante una memoria PROM el siguiente sistema combinacional:

$$F_1(D, C, B, A) = \sum_4(0, 2, 7, 8, 9, 12, 14, 15)$$

$$F_2(D, C, B, A) = \sum_4(2, 3, 4, 8, 11, 12, 15)$$

La PROM a emplear deberá tener un tamaño de $2^4 \times 2$, es decir, **16 x 2**. La tabla de verdad del sistema, así como la estructura interna de la PROM una vez programada, se representan a continuación.

D	C	B	A	F ₂	F ₁
0	0	0	0	0	1
0	0	0	1	0	0
0	0	1	0	1	1
0	0	1	1	1	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	0	1	0	0
1	1	1	0	0	1
1	1	1	1	1	1



Tema 6. Estructuras combinacionales programables

Memorias PROM

Por último, la tabla de programación de la PROM y el diagrama lógico del circuito son los siguientes.

D	C	B	A	F ₂	F ₁
0	0	0	0	0	1
0	0	0	1	0	0
0	0	1	0	1	1
0	0	1	1	1	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	0	1	0	0
1	1	1	0	0	1
1	1	1	1	1	1

A ₃	A ₂	A ₁	A ₀	Q ₁	Q ₀
0	0	0	0	0	1
0	0	0	1	0	0
0	0	1	0	1	1
0	0	1	1	1	0
0	1	0	0	1	0
0	1	0	1	0	0
0	1	1	0	0	0
0	1	1	1	0	1
1	0	0	0	1	1
1	0	0	1	0	1
1	0	1	0	0	0
1	0	1	1	1	0
1	1	0	0	1	1
1	1	0	1	0	0
1	1	1	0	0	1
1	1	1	1	1	1
D	C	B	A	F ₂	F ₁

